DERWENT-ACC-NO: 1991-158975

DERWENT-WEEK: 199122

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Semiconductor memory - contacts either source or

drain of MOSFET formed

in well on conductive buried layer on substrate against

buried layer NoAbstract

Dwg 1/4

For the same

PATENT-ASSIGNEE: NEC CORP[NIDE]

PRIORITY-DATA: 1989JP-0230788 (September 5, 1989)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE

PAGES MAIN-IPC

JP 03093266 A April 18, 1991 N/A

000 N/A

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO

APPL-DATE

JP03093266A N/A 1989JP-0230788

September 5, 1989

INT-CL (IPC): H01L027/11

ABSTRACTED-PUB-NO: EOUIVALENT-ABSTRACTS:

TITLE-TERMS:

SEMICONDUCTOR MEMORY CONTACT SOURCE DRAIN MOSFET FORMING

WELL CONDUCTING BURY

LAYER SUBSTRATE BURY LAYER NOABSTRACT

DERWENT-CLASS: U13 U14

EPI-CODES: U13-D02; U14-A03B;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N1991-121968

09/14/2002, EAST Version: 1.03.0002

19 日本国特許庁(JP)

① 特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平3−93266

SInt. Cl. 5

勿出 願 人

識別記号

日本電気株式会社

庁内整理番号

43公開 平成3年(1991)4月18日

H 01 L 27/11

8624-5F H 01 L 27/10

3 8 1

審査請求 未請求 請求項の数 1 (全3頁)

**9発明の名称** 半導体メモリ

②特 願 平1-230788

②出 願 平1(1989)9月5日

@発明者 木本 寿充

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目7番1号

個代 理 人 弁理士 内 原 晋

明細の

発明の名称

半導体メモリ

# 特許請求の範囲

半導体基板表面に一導電型の埋込層が形成され、その上に一導電型のウェルが形成され、前記ウェル内に他の導電型のソースードレインが形成されたMOSーFETからなるフリップーフロップ回路を構成する半導体メモリにおいて、前記と投していることを特徴とする半導体メモリ・

### 発明の詳細な説明

# 〔産業上の利用分野〕

本発明は半導体メモリに関し、特にα線による ソフトエラーの発生を防止したメモリセルの構造 に関するものである。

# 〔従来の技術〕

半導体メモリのうち、MOS-FETを用いた SRAMの高抵抗負荷型メモリセルの回路図を第 4 図に示す。

第3図に従来技術によるメモリセルの断面構造 を示す。

P型半導体基板1の表面にP・型埋込層2が形成され、その上に成長したN型エピタキシャル層に形成されたP・ウェル3の表面に、LOCOS法によりフィールド酸化膜4が形成されている。

ソースードレインとなる N・型拡散層 5 が形成れ、ゲート酸化膜 6 を隔ててポリシリコンからなる ゲート電極 7 が形成され、層間絶縁膜 8 の開口を通してポリシリコンからなる 抵抗索子 9 が形成され、表面保護膜 1 0 と平坦化膜 1 1 の開口を通してアルミニウム配線 1 2 が形成されている。

#### (発明が解決しようとする課題)

半導体集積回路の高速化、高集積化に伴ない、 素子パターンの微細化が一段と進み、メモリセル の容量素子が縮小される傾向がある。 このためα線によるソフトエラーの発生が問題 になっている。

α線が入射すると、半導体中を通過している間にエネルギーを失いながら電子 – 正孔対を生成し、その電荷総量は約0.2 pQ (pico conlomb)に達する。

第4図の回路図において、ノードN<sub>1</sub>、N<sub>2</sub>の容量をC、ノードN<sub>1</sub>、N<sub>2</sub>間の電位差を $\Delta$ Vとし、この積を $Q_{ortic}$ = C・ $\Delta$ Vとして臨界電荷量を定義することができる。

この値が大きいほどα線に強いことになり、ノードに流入する電荷量が臨界電荷量を越えなければ、メモリセルは安定に動作することが明らかにされている。

しかしながらノード容量が小さいと、Qorii値が小さくなるため、α線により生成した電荷のうち、ノードに流入する電荷がQorii値を越え易くなり、ソフトエラーが発生するという問題があった。

本発明の目的は、メモリセルのサイズを大きく

することなく、ノード容量を増加してα線耐量を 改善するものである。

〔課題を解決するための手段〕

本発明の半導体メモリは、半導体基板表面に一導電型の埋込層が形成され、その上に一導電型のウェルが形成されたMOSーFETからなるフリップ・フロップ回路を構成しており、前記ソースおよびドレインのうち少なくとも一部が前記埋込層と接しているものである。

#### 〔実施例〕

本発明の第1の実施例について、第1図を参照して説明する。

P型半導体基板1の表面にP・型埋込帽2が形成され、その上に成長したN型エピタキシャル間に形成されたP・ウェル3の表面に、LOCOS法によりフィールド酸化膜4が形成されている。

つぎにソースードレインとなる深いN \* 型拡散 層5aが形成される。

ここではN・拡散層5はP・型埋込層7に届い

てP'-N'接合を構成している。

ゲート酸化膜6を隔ててポリシリコンからなる ゲート電極7が形成され、層間絶縁膜8の開口を 通してポリシリコンからなる抵抗素子9が形成さ れ、表面保護膜10と平坦化膜11の開口を通し てアルミニウム配線12が形成されている。

つぎに本発明の第2の実施例について、第2図を参照して説明する。

ここではメモリセル部のMOS-FETの、ノード容量に関与するソースあるいはドレインのN・型拡散層5aのみを深くして、P・型埋込層と接合を構成させ、他のノード容量に関与しないソースやドレインのN・型拡散層5は、周辺回路 第子と同一の浅い拡散としている。

#### 〔発明の効果〕

本発明によって、α線によるソフトエラーを防止するのに充分な容量をメモリセルに深くすることができる。

さらに第2の実施例に示ようにノード容量に関 与するソースあるいはドレインのみを付加くする ことにより、スピードを落さず、面積も増加させ ずに容量を増加させることができる。

すなわちメモリセル部のMOS-FETのソースードレインのN・型拡散層を深くして、P・型型込度とP・-N・接合を構成している。

P ウェルに比べて、 P \* 型拡散層の濃度は 2 0 倍にも達する。

傾斜接合と仮定すると、P-N接合容量は濃度の3乗根に比例するので、メモリセル部におけるソースおよびドレイン部のN・型拡散層の底面の接合容量は約2.7倍に増加する。

また深さ方向に約5倍にN・型拡散層が拡がるので、側面の接合容量が約5倍に増加する。

拡散層底面容量はノード容量の約30%、拡散 層側面容量はノード容量の約15%を占めている ので、ソード容量全体では約2.1倍の増加を実 現できる。

すなわちα線の入射により生成された電荷 0. 2 p Q のうち、ノードに流入する電荷は 0.04 p Q であるが、従来技術によるメモリセルのノー

# 特開平3-93266(3)

ド容量は8pfであり、 ΔV=4.5Vであれば、臨界電荷量Qerit=8×10<sup>-3</sup>×4.5=0.036pQとなり、ソフトエラーが起こる。一方本発明によれば、ノード容量が2.1倍の16.8pFとなり、Qerit=16.8×10<sup>-3</sup>×4.5=0.0756pQで、ノードに流入する電荷0.04pQに比べて充分な余裕があり、メモリセルを安定に動作させることができる。

# 図面の簡単な説明

第1 図は本発明の第1 の実施例による、半導体メモリのメモリセル部の断面図、第2 図は本発明の第2 の実施例による、半導体メモリのメモリセル部の断面図、第3 図は従来技術による、半導体メモリのメモリセル部の断面図、第4 図は第1 図~第3 図に共通のメモリセルの回路図である。

1 … P 型半導体基板、 2 … P \* 型埋込層、 3 … P \* ウェル、 4 … フィールド 酸化膜、 5 … N \* 型 拡散層(ソースードレイン)、 5 a … 深い N \* 型 拡散層(ソースードレイン)、 6 … ゲート 酸化

膜、 7 … ゲート 電極(ポリシリコン)、 8 … 層間 絶縁膜、 9 … 抵抗素子(ポリシリコン)、 1 0 … 表面保護膜、 1 1 … 平坦化膜、 1 2 … アルミニウ ム配線、 M<sub>1</sub> ~ M<sub>4</sub> … N チャネル M O S - F E T 、 N<sub>1</sub> 、 N<sub>2</sub> … ノード、 R<sub>1</sub> 、 R<sub>2</sub> … 抵抗素子、 W … ワード線、 D . D … ディジット線。

代理人 弁理士 内 原 晋

